CMOS电路的输入阻抗高有利于并行连接多个器件？
信息来源：本站 日期：2017-08-30
输入阻抗高
由于栅氧化膜与硅衬底绝缘，所以CMOS的输入具有十分高的输入阻抗。实践的CMOS器件中，输入级装备有维护电路（维护二极管或维护MOS晶体管），这些器件通常是反向偏置的，所以具有几十MQ以上的输入阻抗。不沦怎样，与双极IC相比，具有十分高的输入阻抗。关于交流来说，MOS晶体管的栅极能够等效为平行板电容器的电极，所以具有几pF的电容晕。图10.17示出它的等效电路。
如图10. 18所示，输入阻抗高有利于并行衔接多个器件（增加扇出）。双极器件串，扇出数经常遭到限制。而对手CMOS，假如只思索传输延迟时间，能够自在地衔接。这有助于削减逻辑电路的冗余度／高效率的设计。
另外，如图10.19所示，能够外接电容器或电阻，构成大经常数定时电路／延迟电路。这种状况下，不是运用大容量的电容器，而是调整电阻以到达需求的经常数。经过CMOS的输入电容和选择外接的电阻值，能够构成简易的定时电路／延迟电路。但是需求留意迟缓的输入信号存在有潜在的费事，这个问题后面还谈判论。
联系方式：邹先生
联系电话：0755-83888366-8022
手机：18123972950
QQ：2880195519
联系地址：深圳市福田区车公庙天安数码城天吉大厦CD座5C1
关注KIA半导体工程专辑请搜微信号:“KIA半导体”或点击本文下方图片扫一扫进入官方微信“关注”
长按二维码识别关注
